An FPGA Implementation for a Flexible-Length-Arithmetic Processor Employing the FDFM Processor Core Approach
['Tatsuya KAWAMOTO', 'Xin ZHOU', 'Jacir L. BORDIM', 'Yasuaki ITO', 'Koji NAKANO']
/
IEICE Transactions in Information and Systems
/ Vol. 99
/ No. 12
まだレビューは投稿されていません。あなたが最初のレビューを書きませんか？